¡Û´ã´ç¾÷¹« :
• °³¹ßÁßÀÎ HW IP¿¡ ´ëÇÑ °ËÁõ ȯ°æ setup ¹× debugging
• ±â °³¹ßµÈ HW IPÀÇ ±â´É ¼³°è(RTL coding)¹× °ËÁõ(simulation and synthesis) ¹× À¯Áö º¸¼ö
• °³¹ß ¿Ï·áµÈ Product¿¡ ´ëÇÑ Customer Áö¿ø
¡ÛÁ÷À§ : ÇùÀÇ
¡ÛÇʼöÀÚ°Ý¿ä°Ç :
• ÀüÀÚ(°øÇÐ)°ú Ãâ½Å(Çлç or ¼®»ç)
• 2³â ÀÌ»óÀÇ °æ·ÂÀÚ
• Verilog & C ±âº» Áö½Ä º¸À¯
[¿ì´ë »çÇ×]
• C/C++/Verilog HDL¿¡ ´ëÇÑ Áö½Ä º¸À¯
• Linux/Unix ȯ°æ¿¡ ´ëÇÑ Áö½Ä º¸À¯
• Python/Perl/JAVA/Shell Script¿¡ ´ëÇÑ Áö½Ä º¸À¯
• Video Codec¿¡ ´ëÇÑ Áö½Ä º¸À¯
• FPGA Development Environment °æÇè
• Fluent in English
¡Û±Ù¹«Áö : ¼¿ï °³²(»ï¼ºµ¿)